微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 在systemverilog中如何定义随机的自定义结构体变量

在systemverilog中如何定义随机的自定义结构体变量

时间:10-02 整理:3721RD 点击:
我自己定义了一个数据结构,我怎么做才能使结构体每个域都可以是随机的呢?如何加约束?

1.一种post_randomize
2.一种rand my_type aa;看工具。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top