• · 碰到一个问题。用VMM仿真，报错说monitor的main在调用时候尚未定义01-01
• · 求各个大神们指导：关于SV约束failed的问题01-01
• · 我个人感觉北航翻译的VMM不怎么样01-01
• · Questa 中能否只记录一段波形？01-01
• · 请教关于ncverilog不支持SDF3.0中的CONDELSE语法怎么解决01-01
• · SystemVerilog事件触发时延问题01-01
• · VMM验证 SystemVerilog01-01
• · 有关如何搭建UVM验证平台的问题01-01
• · 关于UVM中的register model的问题求助01-01
• · UVM1.1 lab guide 仿不下去是怎么回事？01-01
• · systemverilog for vetification中的问题01-01
• · 第一次做验证，这个问题是什么意思？01-01
• · 后防RAM不定态求助01-01
• · SV & UVM linting01-01
• · 请教一个混合电路的时序验证问题01-01
• · 如何能方便知道每条随机用例覆盖了哪些测试点（或功能覆盖率）？01-01
• · UVM 验证中 Pack 和 Unpack 的问题。01-01
• · uvm中transaction的clone和copy的区别是啥啊？01-01
• · IES的uvm编译问题01-01
• · uvm的reg_model如何获得具体寄存器中某个域的名字？01-01
• · 上下沿寄存器问题01-01
• · 求职：sv 仿真记录随机种子01-01
• · ncverilog仿真时reg默认初始值为X，能否改成0？01-01
• · 关于怎么确定时钟域01-01
• · vcs报错提示vlogan没有安装01-01