微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > ncverilog仿真时reg默认初始值为X,能否改成0?

ncverilog仿真时reg默认初始值为X,能否改成0?

时间:10-02 整理:3721RD 点击:
rt,仅是仿真时,求教。

添加ncinitialize,在ncelab和ncsim两个步骤都要添加相关选项,具体查user guide吧。

针对数组(寄存器组)类型:
ncelab -INITMEM0
ncelab -INITMEM1
针对寄存器类型:
ncelab -INITREG0
ncelab -INITREG1

可以使用ncelab -help查询相关详细解析

哦? 原来可以这样 学习了!

原来如此,学习了

受教了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top