关于怎么确定时钟域

请问怎么确定芯片中有多少个时钟域?
-report_clock 然后仔细看
是不同的时钟频率就是不同的时钟域么?
-不止，phase关系不确定也是不同
如果是内部生成的时钟也要算单独的时钟域么?
-需要仔细看，同频还是变频，phase关系等等

前端spec里面会写的， 如果前端这个都搞不清，还做啥芯片

一般前端在定规格的时候都会确认clk tree，验证时钟是比较麻烦的一件事

时钟频率和相位有不同都可以成为一个时钟域