SV & UVM linting

http://www.dvteclipse.com/Verissimo_SystemVerilog_Testbench_Linter.html
上面的連結是AMIQ的verissimo
想請問各位對於SystemVerilog & UVM 的linting tool的看法是如何?
對工程師有幫助嗎?

熟练了，就一点用没有，gui的东西。慢。

這套tool可以在batch mode下使用假使對junior engineer來說，會不會比較好?

免费就好