• · 求助UVM带参数接口的问题01-01
• · formality中designware 的问题01-01
• · uvm 1.0 的 build 函数 和 的buld_phase（）有啥区别？01-01
• · 改变fsdb波形dump的层次，每次都需要重新编译吗？01-01
• · 求教leda使用过程中的若干问题01-01
• · 关于随机用例的讨论01-01
• · 验证的效率如何提升？01-01
• · uvm_config_db与uvm_config_object的区别问题？01-01
• · uvm组件重用问题？01-01
• · NCverilog仿真01-01
• · 请教牛人指点 方向01-01
• · uvm能做低功耗验证吗？01-01
• · 请教Verification Planner01-01
• · 关于验证平台可重用性01-01
• · 今日话题：验证的纠结，比对还是不比对，该如何比对？01-01
• · 小菜鸟一个，各位大神们求教育求指导~~~01-01
• · primetime px中部分参数用man命令查不到01-01
• · modelsim6.5应用DPI的问题01-01
• · sv平台本身如何验证01-01
• · systemverilog $cast的使用01-01
• · 请问同步电流模buck型DCDC测试和最小导通时间？01-01
• · pack与unpack的用法01-01
• · 想请教一个语法问题01-01
• · 求教一个transaction里动态数组的约束问题01-01
• · 带CPU的芯片如何更好地进行随机化测试01-01