微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm组件重用问题?

uvm组件重用问题?

时间:10-02 整理:3721RD 点击:
目前有3个子环境a,b,c,已经分别搭建了uvm环境进行了验证,现在需要把这3个子环境合并起来做it。
只需要a的drive组件,c的monitor,rm,scoreboard,其余a、b、c的组件都不需要,
请问怎么在it环境中把多余的组件去掉(不运行,或空跑),uvm有什么好的方法可以精确控制各个组件的激活。

一般在各层config里做好配置,has_scoreboard, is_active等,在build_phase阶段就设计好实例化与否。
同时做好端口连接,必要时派生子类重载connect_phase

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top