sv平台本身如何验证

最近写了一个针对某设计的sv验证平台（比较完整，各个组件都有），但每一个class本身怎么验啊?是要针对（比如说driver）专门写一个tb文件，仿真验证吗?那tb用什么写呢，sv还是verilog?求大神指导！

组件从来没验过，直接跑TC，在组件中会设置很多的打印信息来看。

?
不知道要表达什么，或许还没理解什么叫验证吧

?

可以在目录下建立一个test目录，只测组件的功能

去https://www.synopsys.com/Tools/V ... s/certitude-ds.aspx 看看。简单说就是在DUT里插入人为错误，看你的TB+TC能否发现这个错误，概念和fault simulation类似

既然平台都已经搭建好了，那么可以在不加入RTL代码的前提下，自己设计对应的激励，来验证平台
如果想验证某个组件，就只有搭建组件对应的测试环境了

对于特殊的功能还是需要专门测试一下的，但总的来说测试工具也需要验证，那么工具的工具还需要验证，就没有头了。