微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > formality中designware 的问题

formality中designware 的问题

时间:10-02 整理:3721RD 点击:
请问在做formal check时,大家有没有遇到这样的问题:
1. svf 文件中有multiplier reject的信息;
2. Failed points 绝大多数是跟designware DW02_tree相关的register;
3. fm中对于designware 只有如下设置:set hdlin_dwroot "/proj/caeeda/SYNOPSYS/SYN/2009.06"
ps: formality 版本2009-06-sp1,netlist里design ware 被打散了。

大家讨论讨论,想了半天没头绪。

自己顶一下

帮你顶一下吧
Formality怎么装?

etope

eetop

eetop

........

dw也是synopsys的,formality也是synopsys的,竟然还比不过,只能说工具是垄断产物,烂啊

对于乘法器,注意设置当前乘法器调用单元的ungroup和retime,
try。

好东西啊,谢谢啊

svf 文件中是什么东西?

9楼说的有理

恩. 受教啦.谢谢

大力支持好东西

赚点银子花

I would like have dw ip core library

可以尝试把DW做成一个黑盒子综合,然后再比对

有DW只应该比对很慢,如果不过应该从综合方面找问题吧!

fafafa

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top