UVM ral实现问题

一个非标准的接口，自己写了个adapter，集成进环境里 ，第一个寄存器可以正常写进去，从DUT接口上也能看到地址和写的数据能对应上，但是接下来写第二个寄存器就不行了。感觉写第一个寄存器的write_reg操作没有释放相关的资源，一直占用到仿真timeout. 从driver里看，item_done也都执行到了。请大神指教是什么原因?谢谢。

看看你的编译选项中是否有+define+UVM_DISABLE_AUTO_ITEM_RECORDING这个宏，如果有，你有能删掉，就再你driver item_done之后加上一个tr.end_tr()

多谢，我试试看