微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > vmm仿真时出错,不知问题出在哪儿

vmm仿真时出错,不知问题出在哪儿

时间:10-02 整理:3721RD 点击:

各位大神,大家好:
最近在学VMM。模仿Introduction to Design Verification with VMM书尾的例子,自己搭建了一个VMM仿真平台。仿真时,scoreboard会报错,说我的packet在使用时,没有开辟空间,但是在main里面我确实分别从channel和队列中各取出一个packet了。
下面是代码和报错信息的贴图。
请论坛上的大牛们帮忙看看,问题出在哪儿啊?
==================分========隔=========线====================

仿真时?如何出错,报什么结果还是时间挂住?这信息是不是太少了?

不好意思啊,我发帖时直接截图贴进去的,然后文字和图片都挂掉了

没有new吧

new了还是这个错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top