微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > Formality:read_verilog的-vcs设定的引号变量写法

Formality:read_verilog的-vcs设定的引号变量写法

时间:10-02 整理:3721RD 点击:
set lib1 /home/lib/fm1set lib2 /home/lib/fm2
read_verilog -container r -libname WORK -vcs "-y $lib1 -y $lib2 +libext+.v" -01 { /home/ref/*.v}
报错了,-vcs 引号内变量如何写,该如何改红色部分部分,谢谢!

没这样试过,看来要学习的还有很多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top