微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于sv中对象的创建

关于sv中对象的创建

时间:10-02 整理:3721RD 点击:
[img]file:///C:\Users\Lucy\AppData\Roaming\Tencent\Users\416053168\QQ\WinTemp\RichOle\KC1U)89X%I)$Q85O$}5I@3V.png[/img]




上述两段代码究竟有什么区别,为什么第一个会出错,斯皮尔所著的systemverilog 验证一书中有讲,但是还是不清楚,请神人指教。

第一个句柄指向不同对象,第二个句柄指向同一个对象,只是地址值变了。

为什么斯皮尔的树种说,第二种在transmit发送事务数个周期的情况下,会出现新的addr覆盖旧有的addr的现象,从而导致transmit发送的都是相同的addr值?

第二种句柄始终指向的是同一个地址,如果数据没有及时处理,比如说打几个cycle,新产生的数据就会覆盖先前的数据。比如说在scoreboard中比对数据,

学习一下。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top