IC后端设计交流
- · 在encounter中怎样考虑hold违例?12-30
- · PARA-075 (error) Could not resolve net '%s'.12-30
- · 只修一条path的timing,怎么设置?12-30
- · fm question12-30
- · 关于setup和hold time 同时分析的问题12-30
- · get_cells -hier XXX12-30
- · jitter对hold time的影响12-30
- · CTS后reg2out的setup check的“clock network delay”为何还是ideal?12-30
- · 如何将EDI做好的版图导成LEF文件?12-30
- · 关于routing后transition violation 的问题?12-30
- · 关于DFF内部结构12-30
- · DFT measure_sco 问题已经解决!12-30
- · edi修正不了drv的问题12-30
- · 如何做一个带凹槽的电源环12-30
- · 没有解决--DC导出的sdf 和astro 导出的sdf,reg hold time偏差,为什么,谢谢关注12-30
- · 已解决--dft scan chain , scandatain port位置变化,求解,谢谢12-30
- · flash rom 请教12-30
- · 请教Astro之后由于CTS造成的延迟出现的时序问题12-30
- · 求高手帮忙,ASTRO中如何通过ECO ROUTE把线从CORE拉到边上12-30
- · 谁能说说PT对clock gating 是怎么ckeck的?12-30
- · 当setup critical path需要优化时, cell sizing和buffering谁先谁后?12-30
- · 已经进入dc_shell,怎样执行unix 命令?12-30
- · 关于CTS优化比较慢的问题12-30
- · DRC checking里 什么是 PGD OGD oriented check ?12-30
- · 关于ICC 和PT 关于cell hold 的计算12-30
栏目分类
最新文章
