关于DFF内部结构

我一直以为库中DFF的结构都是双latch的结构，今看到tsmc库中寄存器的内部结构，第一级（在时钟上升沿采样D端数据，在高电平期间保持）不是latch，而是由mux组成的loop（时钟作为mux选择端，其中一个输入为D，另一个输入为mux的输出）。而后一级才是latch结构。
想问下，这两种结构有什么优缺点

你是看schematic么，双latch 组成的flop是 理论书上的结构，
具体的应用上 是有可能改变些的，

是不是带扫描链的?

有道理，可能是 Scan-D flop吧，
带mux 端的，

不是带scan的寄存器

用三态门结构的setup和hold时间更优越。

貌似用standard的mux21X1这种结构可以比用latch结构少2个transistor，但是其驱动和稳定性不得而知了。
tsmc应该考虑了这些trade-off的
你可以测试比较下的吧