微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > fall dff + and 构成的 icg 是如何避免毛刺的

fall dff + and 构成的 icg 是如何避免毛刺的

时间:10-02 整理:3721RD 点击:

上图中是用 fall dff + and 构成的 icg,我画了下时序图,但最后还是存在毛刺的;请问时序图中哪里有画的不对吗?

你的意思是说fall dff吗?一般用的是fall latch吧。

图没有上传成功;有latch的 也有dff的


功能上latch和flipflop都可以,但是latch时序上会更好,可以借时间。
而且面积上,功耗上也有优势。
毛刺方面,用或逻辑效果更好吧。

首先,同意4楼说法,latch比dff好的方面是可以借时间。
关于毛刺呢,按照lz画得图是由毛刺的。但是这种情况基本不可能出现。
1. 一般工艺里都有clk_gate cell,在这个cell里面latch和and放得都很近,所以不会出现clk->B的延迟很大的情况。
2.即使是不用clk_gate cell,也不会出现clk->B的routing delay大于latch的ck->q。

是不是latch相对于dff来说还有个优点:”latch在安全期关闭前(一拍以内)gate就会通过,dff要到触发沿之后(一拍之后)才通过“,但是从1#中的图没有看出dff做的icg会慢一拍啊

给你扒出了个老帖子,你看看有没有用:
http://bbs.eetop.cn/thread-371057-1-1.html

老帖子挺好!latch也有setup时间,所以也要注意。

老帖子不错,学习了,自己的储备还是不够啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top