微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有一个问题搞不懂,hold check 为什么和时钟周期无关?

有一个问题搞不懂,hold check 为什么和时钟周期无关?

时间:10-02 整理:3721RD 点击:
不好意思啊,这确实是一个入门问题,但我感觉自己搞的越来越混乱,setup check与时钟周期有关,那么为什么hold check就和时钟周期无关了呢?
还有为什么hold存在violation会导致芯片功能错乱,而setup则不会?
setup有违例时,芯片不是也不能正常工作吗?
谢谢啦。

hold是同时的边沿引起的,因此和clock period无关,你可以看hold timing report就知道了
hold violation当然会引起芯片工作出错,因为后面的数据把前面的冲掉了
setup 问题可以通过降频来处理,
理论多学学习下吧, 刚入门者

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top