微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么clock.ctstch中时钟周期为负?

为什么clock.ctstch中时钟周期为负?

时间:10-02 整理:3721RD 点击:
有个项目,在encounter中生成的clock.ctstch文件中提取的时钟周期为负。clock.ctstch中时钟的信息应该是从sdc中提取的,在sdc中明确设置了时钟周期为正啊,为什么提取出来的却为负呢?而且提取的这个值还不是sdc中周期的相反数。求解。

没有遇到过....

可以自己手改啊, ctstch 本来就是基于template 来手改的

是可以手改。我是担心是不是前端设计有什么问题,才导致出现这个问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top