jitter对hold time的影响

这是因为。
hold time的要求怎么也是ns量级，而jitter的一般也就几十ps就恨差了，因此jitter对hold time影响很小。

没有影响，同skew不一样

你说的是period to period jitter吧，也就是通常说PLL的jitter，
即每个周期的不一致性的最大值，一般是几百ps左右，
这个和setup检查有关系，因为setup check是2个周期之间的检查，如果有jitter，
那么下个周期检查就会变的更悲观些，
而hold检查 只是检查本clock 周期内，上个信号会不会到的太早，
这检查的都是同一个时钟周期里面的事情， 不是2个周期，
因此和pp jitter是没有关系的，
而skew就不一样了， skew是clock path delay的差距， 不管是本周期还是2周期，
都是会影响clock path的delay的，当然会影响setup和hold time的检查结果

skew就不一样了，

貌似有些道理，看来我对jitter的理解不够深入，还需要仔细去看一下这个概念。到是你提醒我了hold check是对一个时钟周期内看，而setup check看的是两个时钟周期。恩，非常感谢。

学习学习！

学习学习！

学习了！

顶！能解释下jitter的概念吗?谢谢拉！