关于ICC 和PT 关于cell hold 的计算

在ICC chip finish 的report 中有关于clockgate check hold 的violation ，但是post sta 中没有。查看了下两个报告，发现在同个corner 下，clock gate cell 关于hold require 时间差别很大，pt中为-60ps 但是 ICC中为230ps。 但是根据library中该cell的timing 的话pt 的结果是正常的
在这里请教各位大虾，icc中关于cell timing 是怎么计算的?跟pt 从library 中找相应的timing是不是一样? icc 和pt 关于timing的计算有什么联系和区别

icc 要设置： timing_disable_clock_gating为false吧，类似的变量，控制clock gating计算的，
要看看具体的report，