微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 当setup critical path需要优化时, cell sizing和buffering谁先谁后?

当setup critical path需要优化时, cell sizing和buffering谁先谁后?

时间:10-02 整理:3721RD 点击:
各位分享一下吧, 呵呵。 并说出这样做的理由, 耶!

先sizing up driver啊,肯定是这样的
insertbuffer要动的cell,线都太多,

size up吧,那样肯定减小cell delay,还能增强驱动能力
加buffer还要考虑buffer本身的cell delay,有可能会起反效果

两大小编光临寒舍, 蓬荜生辉啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top