• · 请问，标准单元库里有带上拉/下拉电阻的逻辑单元吗？12-30
• · 求助：freescale 上海后端怎样啊12-30
• · 关于edi iofiller12-30
• · encounter 的row spacing问题12-30
• · PAD的选择问题12-30
• · EDI中如何指定输入输出引脚的位置？不是pad！12-30
• · 关于分层综合扫描链出现的问题？12-30
• · 小白问题：图中的bus keeper是干啥用的12-30
• · PT中"pathin group"和“pathout group"有violation怎么处理？12-30
• · DRC出现的一个问题12-30
• · ICC里面解决short12-30
• · ICC中关于clock tree查看的问题。12-30
• · frame什么用12-30
• · 这样计算chip 的Power 相关数据12-30
• · DC和ICC中的两个小问题12-30
• · PT问题12-30
• · DC做Clock Gating的问题12-30
• · 求助：由于RTL代码模块具有层次，造astro成布局布线后做PT时加入sdf找不到信号名12-30
• · 如何将设计（网表）转换成db文件12-30
• · plib12-30
• · 望后端长老给予指点12-30
• · core vdd的个数12-30
• · 已解决-- Astro read library 问题求助，你可曾遇到过？12-30
• · DC out of memory 如何解决啊？12-30
• · edi addTieHilo12-30