• · 后端在CTS时遇到两个时钟域的时候，怎么办？12-30
• · 请教一个问题——astro12-30
• · astro中Macro单元 Milkway database准备问题12-30
• · 急：astro做完之后，再做PT时加不进sdf文件,求高手帮助12-30
• · 问一个encounter的hold检查问题12-30
• · 请教，我在Astro中进行timing report时，max和min这两个条件怎么用反了？12-30
• · 求助：ASTRO的timing_report违例了，我不知道为什么12-30
• · 求翻译ST&HED division12-30
• · 问一个时序约束设置位置12-30
• · dc使用的synthetic库12-30
• · 求助：关于verilog网表综合12-30
• · 模拟pad和数字pad之间怎么连接的？12-30
• · 请大家帮帮忙，关于PAD中的信号做lvs的问题12-30
• · 大伙来讨论下，你们后端用的sdc是怎么得来的？12-30
• · 自动布局完成后只有.v文件和工艺std的cdl网表，如何做LVS？12-30
• · ！encounter中关于blackbox的问题12-30
• · 同种工艺的不同公司的tapless library，一个有VNW和VPW，另一个却没有。12-30
• · IO filler12-30
• · 已解决--请教，astro drc-violation问题12-30
• · 请教各位大侠：用soc encounter做P&R时，怎样让standcell更加均匀的分布啊？12-30
• · 请教高手，关于calibre的寄生参数提取12-30
• · HSPICE后仿查看网络节点电压和元件电流的问题12-30
• · EDI9.1的几个基本概念，没搞懂，问下！12-30
• · 求教IO和怪异drc问题12-30
• · DFT中所谓的加MUX，是在前端RTL代码中写好还是后端什么自动加入？12-30