求教IO和怪异drc问题

我想请教下：Vdd和Gnd的IO连到外部就是接的电源和地那么这些IO连到版图组成的环中就行了把需要手动把core和IO的电源、地连到这些IO上吗? 我看他内部的连接已经连上了啊所以我没连但是为什么做drc提示Nwell disconnected power另外还有个疑问：我画的数字版图用的标准单元里的IO “ Check wide metal on long gate Tr”时显示每个IO都有问题是不是标准单元有问题还是drc文件有问题 我正在研究drc文件 还请高手指点下

一般io的power，ground都和core的不一样，
但是只要io pad abut在一起，那么所有IO power，io gnd， core power，core gnd都是连在一起的，
通过不同的 pad ring，
具体要看下为啥那个地方是 nwell not connected to power，有时候这种ERC 可以忽略，对于power io cell，因为他们的nwell不一定是tie 到power上的，
wide metal 都有的，没画好，或者drc runset写的问题，可以忽略，