求助：关于verilog网表综合

小菜鸟现在用dc综合电路。原电路netlist中module很多，现在想把这个电路综合成一个只有一个大module的电路，也就是就大module里例化的小module全部打散，变成门级代码，不要再出现module的例化。
不知道怎么办?是否dc下有相关命令?

ungroup

ungroup -all -flatten 全局打散

多谢楼上两位