IC后端设计交流
- · 关于calibre 的mergre问题12-30
- · synthesis problem12-30
- · 弱弱地问下,应届生税后能开到一万的上海公司有哪些?12-30
- · ICC能同时拉伸多条线吗?12-30
- · 关于calibre的lvs报告问题12-30
- · 关于CELL 在target_library 找不到的问题12-30
- · ICC里NDR违例求助12-30
- · ATPG如何屏蔽掉多余的双向端口?12-30
- · 模数混合仿真12-30
- · 90nm工艺worst和best下的delay相差一倍, 正常吗?12-30
- · 时序约束----clock jitter12-30
- · WLM在延时方面的作用12-30
- · STA 结果文件和VCD 文件具体有什么区别12-30
- · .lib里不含default_max_fanout 正常吗?12-30
- · encounter读入SS FF lib后,是否还需要读入TT lib?12-30
- · TSMC工艺后防问题12-30
- · 有用hercules的吗,救救我吧12-30
- · 版图后STA遇到的问题,求解12-30
- · edi drv修正的问题12-30
- · dc 分频时钟的约束12-30
- · 如何利用edi完成布局优化目标12-30
- · 对已经flatten的via或者是contact阵列进行间距再调整该如何做?12-30
- · 请教一个PT做P&R后的STA问题12-30
- · 已解决 如何实现astro中dont use 库里的某个cell?12-30
- · read_parasitics12-30
栏目分类
最新文章
