dc 分频时钟的约束

补充一下，分频时钟，create_generated_clock，需要设置它的dont touch和ideal network属性吗?

uncertainty需要的，当然也可以不，因为那只是个margin。
lantency、transition可有可无，因为DC时是ideal clock

你好，
按照你的说法，是不是说，如果我在dc中使用set_ideal_network [all_clocks]和set_dont_touch_network [all_clocks]，那么即使我在sdc中对每个时钟进行uncertainty、latency、transition的三个设置，其实都是没有任何作用的?

有作用，就是一个估计值，假定是后端apr后的值。

可以想成你約束的越緊,
可能會增加不必要的buf 去張大area修正過了頭.
就是一種trade off.

综合的时候，如果timing不是太紧张的话，可以不必约束太紧的，给综合工具更大的空间mapping和optimization，能得到更好的netlist

但是这里对时钟使用了set_ideal_network和set_dont_touch属性，那么既然时钟是理想的，是否应该说uncertainty等三大时钟约束就相当于没有作用了?

不对！
transition在ideal net状态下可以不要，uncertainty不能被忽略，latency只在ICG，跨时钟，IO时序时使用，大多数情况不用