微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在encounter中怎样考虑hold违例?

在encounter中怎样考虑hold违例?

时间:10-02 整理:3721RD 点击:
想请教高手们个问题:我目前是用encounter tools 做opt,并用ETS来做signoff,setup和hold的margin 都是50ps.最后发现setup基本能满足时序要求,可hold的违例特严重,有2w多条,分析发现主要是由于局部密度过高(90%左右)导致的,目前我主要设置的参数:
setPlaceMode -maxDensity 0.7
setOptMode -maxDensity 0.99
setPlaceMode -moudelPaddingaaa 1.2 (aaa 是局部密度高的moudel)
但效果还是不太理想,想问下大家是不是也遇到过这类问题,你们是怎么去解决的?
曾听人说过,在用ETS和PT分别做signoff 时,发现ETS比PT在报出hold悲观很多,不过我没去比较过,不知大家怎么看?

加分散的blockage

问下小编,在encounter中怎样加分散的blockage,有没有命令直接实现?

看哪里堵,就把blockage画在哪里, 最直接。

其实问题比较复杂,并不一定是利用率高引起的。对于时序问题,需要具体问题具体分析。看看你的设计,看看hold violations主要是在哪些模式下,如果是在atpg,bist下那说明CTS长的也不是很好,不够平整。

其实问题比较复杂,并不一定是利用率高引起的。对于时序问题,需要具体问题具体分析。看看你的设计,看看hold violations主要是在哪些模式下,如果是在atpg,bist下那说明CTS长的也不是很好,不够平整。

非常同意。 CTS是hold根本,如果skew足够小,即使是scan shift的F2F亦无hold问题, 甚至buffer都不必insert。
我是顺着LZ的分析结果落在“拥堵是造成hold违反的原因”给出的建议 , 呵呵。

多半是cts或者margain 留太高的缘故。
以前就遇到某外国公司,要求hold margain留200ps (500MHZ),我们只好在
每个FF旁边自动塞个delay cell。

我在edi中fix hold主要是在wc和bc模式下,并且没插扫描链,经过edi修完后局部密度就很高,再用华大ice tools 去fix,就发现局面密度高的地方hold 违例严重,并显示这些地方由于没有空间去fix hold了!

呵呵, 在FF边上塞delay cell,某国外公司也没说什么吗? 貌似delay cell有副作用喔



delay cell是什么cell,和buffer cell有什么区别啊?

200ps 太大了,如果走buffer cell,估计得4-5个。
因为hold 主要是atpg 路径。delay cell 不会太大问题吧。我真不知道。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top