微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 没有解决--DC导出的sdf 和astro 导出的sdf,reg hold time偏差,为什么,谢谢关注

没有解决--DC导出的sdf 和astro 导出的sdf,reg hold time偏差,为什么,谢谢关注

时间:10-02 整理:3721RD 点击:

我遇到一个问题,在astro导出的sdf,和DC导出的sdf,见下:
对于同一个reg port,
DC.SDF: (HOLD (negedge E) (posedge CK) (-0.207:-0.118:-0.118))
astro.SDF: (HOLD (negedge E) (posedge CK) (-0.2395:0.0000:0.0000))
为什么astro导出的SDF右边都是零,是怎么计算出来的呢,哪里的问题啊?
困惑中,急待帮助,谢谢!

寻求帮助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top