• · 大神们，请问有限域GF（2*8）到复合域GF（（2*4）*2）之间的映射矩阵怎么求？11-27
• · 这一个警告无论编译什么工程都会出现11-27
• · jesd204b接口11-27
• · 请问如何估计DRAM和SRAM之间的bandwidth和latency11-27
• · 产生ip核时卡在generating megacore function toplevel不动11-27
• · 大佬求助11-27
• · 存储器的讨论，Flash是什么货色？有什么独门秘籍？11-27
• · fpga内部时钟输出管脚11-27
• · 状态机Modelsim跑没问题，下载到片子就不往下走。11-27
• · 今天面试把我问住了，大家给我个通用的答案吧，我觉得这块是短板。11-27
• · 求指教：ISE布线不通过11-27
• · assign a=fn(b)；求助11-27
• · setup/hold的launch和capture都在同一个沿11-27
• · 关于芯片的复位处理11-27
• · 关于clock_uncertainty11-27
• · 保持时间不足，求解11-27
• · 时序分析 求助 默认的hold check edge11-27
• · link_path 是dc 的保留變量嗎？11-27
• · 系统设计师才是研发的最终出路11-27
• · set_dft_signal .... -view -existing_dft timing{10 20}11-27
• · 关于dc中source脚本的问题11-27
• · scanout怎么判断哪段逻辑出错？11-27
• · LED全彩控制4CE10/4CE6 方案, 用嵌入式Cortex mcu 拓展加功能11-27
• · verdi和vcs联合使用的必要性？11-27
• · synopsys EDA套件 我在安装scl-11.5的时候出现以下警告11-27