微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > jesd204b接口

jesd204b接口

时间:10-02 整理:3721RD 点击:
求助各位: 最近在调AD9371的jesd204b接口, 底层serdes是调用fpga gtx ip core,上层自己写的,fpga作为接收方。调试过程中发现奇怪问题:fpga 输出sync低电平,接收的数据是正确的"BCBC",然后把sync信号拉高, 接收到ILAS序列也是正确的,后面的用户数据也是正确,但是跑一会之后发现接收数据就出错了,出现大量 not in table指示; sync拉低拉高之后又能正常接收一会,然后是随机出错,sync不拉低则一直出现not in table,根本没发用。不知道各位大神有没有相应经验,谢谢!

小编这个问题解决了么﹋o﹋

看不出来有什么错误啊,会不会是控制出了问题?

应该是你的模拟参数设置有问题,无法适应高温情况。建议做ibert扫描

thanks

小编最终是什么问题?

信号质量有问题,导致传输错码,你的serdes传输是8b/10b编码传输,在接收端是8b/10b解码接收, 有效码字一定是在固定的8b/10b码表内的,否则serdes会报not in table错误,说明线上信号收到干扰产生了误码。



    顶7楼,顺便这种现象见前辈有过,最后是优化了硬件方面的设计,不知道小编用的是开发板还是自己设计的PCB、是否是同一类的问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top