• · FPGA里面到底什么是同源时钟？11-27
• · 关于FPGA测不规则脉冲数，怎样才能不丢脉冲，测试与分析！11-27
• · 真正的数字IC开发还是在用quartus吗？11-27
• · 救助：请问以下电路图该如何去考虑，或者有啥比较好的资料11-27
• · 求IUS92通过verdi2009 如何导出fsdb文件？——（问题以解决）11-27
• · Altera/Modelsim仿真FIR Compiler 2核的问题11-27
• · microblaze软核配置SOC寄存器时的编译问题11-27
• · Altera FPGA PCI IP核调试问题请教11-27
• · 一路晶振时钟同时使用多个PLL分频、倍频的问题11-27
• · 跟着我从零开始入门FPGA（一周入门XXOO系列）11-27
• · windows 版本的quartus prime standard 16.1 工程 移植到 linux 版本11-27
• · 上海lattice芯片学习11-27
• · Perl 还是 Tcl/tk ？11-27
• · 关于fomality11-27
• · fpga的时钟管脚是否可以作为通用管脚IO11-27
• · PCI Root Complex design11-27
• · ddr3带宽和计算包速率11-27
• · ddr3在example仿真成功后，利用userdesign设计11-27
• · XILINX——DDR3 IPCORE--MIG用户接口设计11-27
• · Simulink HDL Coder——基于模型的FPGA设计11-27
• · 我怎么理解不了，我觉得有问题，关于建立时间，保持时间11-27
• · DDR3 translate & route不过11-27
• · xilinx和altera的自带工具综合布线后能用pt做时序分析么11-27
• · PAL怎么采集出高清视频？11-27
• · Synopsys VCS 仿真11-27