• · Synopsys 仿真求助11-27
• · vivado debug core 触发信号11-27
• · vivado 约束求助11-27
• · virtex 4 回读数据不对11-27
• · 同步时钟与异步时钟11-27
• · DESIGN COMPILER / SGE11-27
• · .cshrc文件是干嘛的？11-27
• · 工作选择11-27
• · Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？11-27
• · 两块xilinx k7之间用光纤相连，用ibert测试误码率11-27
• · 关于DC保持时间的问题11-27
• · 跨时钟域同步电路有问题要请教。附有电路图，简单明了。11-27
• · 怎么用quartus prime pro仿真程序，联合modelsim也可以？求解答11-27
• · 高速PWM设计11-27
• · 如何在Design Compiler中打开.db文件？11-27
• · 关于IIC通信协议的从机Verilog实现11-27
• · ubuntu13.04 AMD64bit synopsys EDA11-27
• · dc 导入的后缀名是 vg的是什么文件？11-27
• · 关于FPGA寄存器初始化的有感而发11-27
• · 请问有人用过V7 SRIO的软复位（link request）功能吗？11-27
• · pcie msi11-27
• · 关于PCI EXPRESS的一个问题之基址寄存器11-27
• · 关于gate，cell 和area的关系11-27
• · nc verilog仿真错误11-27
• · FPGA的FIFO IP核应用与UDP传输的问题11-27