微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步时钟与异步时钟

同步时钟与异步时钟

时间:10-02 整理:3721RD 点击:
一直搞不清楚一个问题,假如锁相环产生20MHz和32MHz两个时钟信号,他们叫做同步时钟;为什么用两个晶振分别产生的20MHz和32MHz就是异步时钟呢?

因为不同源

因为PLL锁出来的时钟,是同相的,而两个晶振产生的时钟之间,是不同相的,而且不同频率,所以是异步时钟。



   谢谢,请问同相的意思是指初始相位一样吗?


就算是同样的频率,但是信号初始相位不一致,也不是同步时钟,要同步就必须是频率和相位必须同步

因为PLL锁出来的时钟,有相位补偿,能够保证初始相位一致。也可是设置固定的初始相位差

同一個PLL 出來的時鐘, 其實內部是由同一個高速時鐘除出來的, 所以肯定是同步. 但兩顆晶振是兩個毫不關系的時鐘, 並且可能有準確性誤差, 絕不能說是同步

我也没有搞清楚……我一直以为同源同频相位差为0的时钟才叫同步时钟

Sync means clock A and Clock B can keep at fixed phase relationship. Async means clock A and clock B could have infinite phase relationship. So if clock A and clock B comes from same source as PLL. Clock A and Clock B would have fixed phase relationship. But if Clock A and Clock B comes from different Xtal. There would be  infinite possible phase relationship



    如果时钟A和时钟B都来源于同一个PLL的输出,在PLL输出的位置两个时钟的相位是固定的,但经过不同的走线延迟,时钟相位就会发生变化,FPGA版本生成后,对于特定位置的触发器,时钟A和时钟B尽管发生了相位偏差,但FPGA知道两者的相位偏差值,所以时钟A和时钟B仍然是同步时钟,对吗?

深圳-南山区(浙江赛思电子)招聘数字IC设计工程师,IC验证工程师(待遇从优)
                                                                有意向者可联系,陆先生:15067338277

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top