微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > virtex 4 回读数据不对

virtex 4 回读数据不对

时间：10-02 整理：3721RD 点击：

我按照virtex 4手册上的流程进行select map 和JTAG1149回读，回读出来，发现
select map的回读数据每一帧开头都有FF7F这一段数据，而原配置数据每一帧开头没有这一段，请教大神这是什么原因?

上一篇：同步时钟与异步时钟
下一篇：vivado 约束求助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top