微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > nc verilog仿真错误

nc verilog仿真错误

时间:10-02 整理:3721RD 点击:

求助大神,nc verilog仿真这个错误怎么解决呢?

什么鬼?还要购买主题?


啥  不知道哎



   我还以为是悬赏的意思😂😂

应该是你的test所在文件,和sim目录不在一起,或者是你的filelist里面的test所在文件路径不对,看看是绝对路径还是相对路径,相对的话,应该以sim为准


sim目录在哪里看啊,😨😨我们的目录可能不一样,文件夹下面只有这些文件

1、-shm test,这个test是什么?
2、我说的sim目录,应该就是你截图的这个目录。就是你执行命令或者仿真脚本的目录。或者是你打开这个仿真工具界面的脚本所在的目录。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top