• · spyglass 读取sdc ，get_pins 报错11-27
• · 求助，安装ise14.7总是报错11-27
• · 关于综合时max_transition time的问题11-27
• · DC warning请教11-27
• · 双核nios ii cpu2不work11-27
• · 我看FPGA现在难以取代FPGA+DSP的架构，这段时间的思索总结11-27
• · FPGA与DSP的选择11-27
• · 迈瑞笔试，死的惨，有一个问题我难以释怀。11-27
• · DC -incrmental set_dont_use11-27
• · 如何避免synplify综合时的信号名称变化11-27
• · 如何用verilog写好状态机？11-27
• · Vivado2015.4 srio gen2 V4.0的lic激活文件11-27
• · zynq-7000搭建的xilinux系统无法下载软件11-27
• · 关于encounter进行nanoroute布线时PIN无法连接的问题11-27
• · microblaze软核调用ram_control的问题11-27
• · MEMORY COMPILER11-27
• · FPGA移位寄存器问题11-27
• · Cadence包括IC617在内的全套新版工具套件（2015年底版）11-27
• · FPGA书目的泛读11-27
• · verdi中使用模拟器产生fsdb文件报错11-27
• · 关于DDR3乒乓操作11-27
• · 拿到了做led芯片前端设计的offer，不知道这个行业发展如何11-27
• · 下面我又有问题了，关于SRAM的地址线与数据线，请看图，简单。11-27
• · 请教Virtex5 RocketIO GTX 关于SATA comma对齐问题11-27
• · LFSR多项式中的X代表什么？11-27