MEMORY COMPILER
照理说应该不会有问题的啊.
有人做过吗?给点指导吧
memory compiler生成的应该是行为级的仿真模型吧?！行为级的东西当然不能用来综合了，综合时应该把他们作为black-box处理。
呵呵
没用过，但同意楼上的说法
没用过，不知道
memory complier生成ram后，不止有verlog代码 还有不同温度下的相关的.lib文件。
在做 DC时 先要把lib文件转换成 相应的.db文件 然后才可以用
同意楼上的说法，呵呵。
5楼说的相当不错
我来献丑一下，贴一个转换db库的方法吧。
1：read_lib *.lib
*.lib是由Artisan生成的Synopsys库，一般会同时生成四个，选择*_ss_*.lib或*_slow_*.lib，即其中最慢的。
读过程一般会有warning，可以不管，但一定要看到“Technology library 'abc' read successfully”。
其中abc是库名。
例如：read_lib spram_512x16_slow_syn.lib
反馈：(前面的很多warning忽略)Technology library 'spram_512x16' read successfully
2：write_lib -format db abc -output abc.db
abc是刚才显示的库名，abc.db是要生成的文件名。例如：write_lib -format db spram_512x16 -output spram_512x16.db
memory compiler
神奇的东西
memory compiler可以生成verilog行为级代码，综合时还要用它生成的另外一个文件
终于找到一个生成memory的工具，
但是不知道怎么下载东西哦
http://www.eetop.cn/bbs/viewthread.php?tid=149213&highlight=memory%2Bcompiler
就是这个连接，太贵了一点
这个只能在linux底下运行，比较麻烦哦
看来以后linux必须要随身携带了
不知道什么版本的linux效果最好呢?
现在使用的是suse的10号版本
安装的软件有DC2007 ，ISE10.1
不过不能使用网络
因为不能识别我的无限网卡，郁闷
否则我就可以在linux下面下载了
终于快下载完了，有点郁闷阿
还有最后一个包了，再次著名一下地址
http://www.eetop.cn/bbs/viewthread.php?tid=149213&highlight=memory%2Bcompiler
要这个工具干嘛?自己写个寄存器的不就好了。反正后来要替换的。
要先转成db文件
怎么转?呵呵，我也不知道
1：read_lib *.lib
*.lib是由Artisan生成的Synopsys库，一般会同时生成四个，选择*_ss_*.lib或*_slow_*.lib，即其中最慢的。
读过程一般会有warning，可以不管，但一定要看到“Technology library 'abc' read successfully”。
其中abc是库名。
例如：read_lib spram_512x16_slow_syn.lib
反馈：(前面的很多warning忽略)Technology library 'spram_512x16' read successfully
2：write_lib -format db abc -output abc.db
abc是刚才显示的库名，abc.db是要生成的文件名。例如：write_lib -format db spram_512x16 -output spram_512x16.db
The verilog is behavio model. You need to read db file when you synthesis.
memcompiler会生成
verilog仿真文件，layout的lef文件，GDSII, 综合用的lib文件，还有pdf文档。
想看看 赫赫
不错 非常感谢