FPGA移位寄存器问题

时间：10-02 整理：3721RD 点击：

求助各位大神， FPGA实现移位寄存器，如果移位长度很长，差不多8000bit的长度，会不会出现不稳定或者和其他工程合在一起后很难palce的问题，需要注意哪些问题呢?或者有没有其他的实现方法?因为有个信号进来就那么宽，不知道怎么处理一下让它稳定进入32bit处理模块，有没有哪位有这方面处理的经验，万分感谢

拆成小位宽的，然后再做拼接

上一篇：Cadence包括IC617在内的全套新版工具套件（2015年底版）
下一篇：MEMORY COMPILER

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器