关于综合时max_transition time的问题

我不大了解DC综合时候的max_transition time的设置。它是个什么量呢?我看了DC的tutorial，里面说的是The transition time of a net is the time required for its driving pin to change logic values. 应该解释为它驱动的pin改变逻辑值所需要的时间吧?那是不是应该理解为输出相对于时钟的延时呢或者只是输出的上升或者下降时间呢?如果是第一种解释，那么不是就和输入输出延时重复了?谢谢大家解惑

我理解是信号由0—> 1,或由1-> 0的最大转换时间。cell的delay time是通过lib中的二维查找表来确定；该查找表的横坐标是input transition time，纵坐标是out cap；如果综合过后，某个信号的transition time超出了查找表的范围，那么cell的delay time通过内插或外插的方式获得；如果transition time超出很多，则通过内外插得到的delay的值是不准确的，因此timing的分析报告也是不准确的；因此，我们要给transition time设置一个最大值，防止综合后的信号的transition time超出了查找表很多。

谢谢你的回复，那么我们应该怎么来定这个量或者说我们要通过什么来确定我自己的设计需要多大的transition time呢?通过多次的综合来看?比如默认的工艺库里面的量是4.5，设大或者设小了会带来什么呢?如果是有一个器件的data sheet，可以看见它的transition time吗?

我理解是这样的：我做的几个工程通常设置为1n或1.5ns，似乎是经验值啦。如果max transiton设置小了，意味着转换时间很小，也就是系统性能很好，那么综合的时候需要驱动能力大（面积相对大）的单元，或者插入很多buffer提高驱动能力，就会以牺牲面积和功耗为代价。

谢谢楼上各位的回复，我现在也就不管这个量先试一试了，直接用default值

    DAFADSFASDFASDFASDFASD

路过学习了~

非常感谢，

受教了

学习了

小编好棒

小编好棒

小编好棒

小编好棒

讲解得很好，学习了

學習了。