• · 对两片SRAM的乒乓读写11-27
• · sdc 约束 用*匹配11-27
• · 国内firmware行业和IC行业相比，发展现在和前景怎么样？11-27
• · Vivado IP License问题11-27
• · Verilog参数问题？11-27
• · synopsis 的HAPS， Synplify ， vivado之間是什麼關係？11-27
• · dc综合库中的面积单位11-27
• · 8b/10b编码与GTX的恩怨情仇11-27
• · Vivado工具中，怎么确定程序能跑的最高频率？11-27
• · altera ddr2运行一段时间后local_initial_done被拉低11-27
• · NVIDA（上海）soc design岗位怎么样11-27
• · 综合警告 Gated clock latch is not created ？11-27
• · IIC相关问题的疑问11-27
• · 两个fpga外部输入时钟的同时钟域问题11-27
• · ISE的system generator生成的ISE工程11-27
• · 关于GTX的一个问题11-27
• · viivado调用FFT核后求峰值为什么对应的index正是相当于负频率呢？11-27
• · altera fpga的多通道fir使用问题11-27
• · 大家遇到过这样的问题吗？vhdl 例化出问题了，但是明明。11-27
• · 谁买过certify的license？11-27
• · ise 问题11-27
• · 数据线带字节使能，处理中怎样去掉无效的数据？11-27
• · 数字IC工程师应该具备的能力广度和深度分别是什么11-27
• · 有人调试过HDMI接口吗？11-27
• · 请问各位大虾装verdi201001时有没有遇到下面的情况，11-27