微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera ddr2运行一段时间后local_initial_done被拉低

altera ddr2运行一段时间后local_initial_done被拉低

时间:10-02 整理:3721RD 点击:
做视频处理时,使用ddr2作为外部缓存memory,工程比较简单直接视频信号存储到ddr2中,然后读出后驱动显示屏。下载FPGA代码后,开始时图像可以正常显示,但是运行一段时间后就会输出绿屏。经测试发现输出绿屏时local_initial_done被拉低,导致ddr2的读写状态机不能正常工作。
不知道大家遇到过这样的问题么,调了好久了一直解决不了。



   DDR2接触不良?没有焊接好?



   ddr2硬件应该没有问题,运行其他的代码测试时ddr2数据读写正常。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top