Vivado工具中，怎么确定程序能跑的最高频率？
时间：10-02
整理：3721RD
点击：
Verilog写的一些模块，综合实现后，设置100MHz，时序没有错误，那怎么确定我这段程序能跑的最高频率呢?根据什么参数来计算的呢?谢谢！
写个时序约束，频率跑高点，看看时序报告，当然，要结合FPGA的芯片手册确定最高频率
你可以约一个很高频率，综合会报时序违反，这样你基本可以估算出当前能跑的最大频率了，而且会给出时序最差的路径，一般是组合逻辑最大的部分（不考虑SRAM等硬IP核）
你可综合之后查看一下关键路径的时间延时，根据这个估算一下最高频率
check timing report