altera fpga的多通道fir使用问题

最近在使用altera的fpga的fir核进行设计时，出现这样一个问题：使用的是多通道fir，仿真时输出完全没有问题。烧到板子以后，有的时候复位完输出也没有问题，有的时候输出通道和数据会不匹配，比如本来在通道1的数据变成了通道4的数据。不知道有没有哪位朋友遇到过相同问题?该如何解决?软件用的是quartus13.1版本的。

多通道fir,给普及一下吧，都没有听说过啊，你给讲讲吧。