综合警告 Gated clock latch is not created ？

时间：10-02 整理：3721RD 点击：

在RTL里实例化了一个或门，作为clock gate，
但是综合报告里，有两个warning，分别是这个cell的gating enable信号和输出信号，
warning ：Gated clock latch is not created for pin....,because pin has a connection to a clock
这是什么意思，gate cell不是本来就要连时钟吗

这里说的是CK latch的control pin，不是clk pin

有warning的也是control pin和输出，为什么会有warning呢

上一篇：IIC相关问题的疑问
下一篇：NVIDA（上海）soc design岗位怎么样

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器