• · 关于BUFR的问题11-27
• · GPIO口的数据传输速率11-27
• · 求助：ASIC开发中，哪里可以找到用于仿真的SRAM的v文件11-27
• · 如何在linux系统下以batch模式运行synplify11-27
• · 求助各位大侠，stdcell名称中一大堆数字字母怎么理解，比如：CKMUX2D1BWP7T40P140HVT11-27
• · 请问仪器仪表专业用fpga多不多，学习fpga有没有前途？11-27
• · ncverilog 毛刺 怎么在dump 波形时能把毛刺dump下来？加什么选项11-27
• · vivado综合成lut而不是mux11-27
• · 如何设计线性反馈移位寄存器(LFSR)11-27
• · vivado软件如何判断某个ip核的license是否可用11-27
• · 关于`define的作用域的一些疑问？11-27
• · dc中create_clock11-27
• · VIVADO综合自定义代码实现双端口分布式RAM出错（ISE综合没问题）11-27
• · 2014.2 vivado下载程序，hardware manager 有问题11-27
• · 做数字低功耗设计11-27
• · xilinx的K7 FPGA控制SSD。SATA3.0接口物理层OOB模块延时问题11-27
• · 有符号数累加器的分段设计11-27
• · 请问，在Xilinx的A7 FPGA里，能不能用一个GTP2同时实现两种协议11-27
• · hspice waveview不能正常使用11-27
• · 最基本的问题？关于vivado 烧写bit，bin,mcs的区别11-27
• · k7 SATA3.0 调试时的链路问题11-27
• · 求各位帮帮忙，mig核调试问题11-27
• · 关于modelsim的$readmemb问题11-27
• · modelsim中'xxx' already declared in this scope (yyy). 错误怎么解决？11-27
• · 请问能往FLASH里连续写0吗11-27