• · 关于14443中PICC发送数据时候的前导参数设定TRO,TR111-27
• · 单线异步通信协议11-27
• · Verilog规则检查，ALINT和HDS哪个效果好一些？11-27
• · verilog HDL 里pullup.pulldown怎么用的？11-27
• · Stratix V FPGA闲置出售，咨询即送5G F-OFDM的verilog和matlab代码！11-27
• · 求购Displayport IP11-27
• · 关于vivado 调试的问题11-27
• · eFPGA是做什麼用的？11-27
• · 求TSMC的0.35um工艺的标准单元库11-27
• · RTL coding到DC综合需要提供的spec？11-27
• · 请教个IBERT的问题！11-27
• · xilinx官网无法发新帖11-27
• · 千兆以太网 TCP， UDP协议， FPGA实现11-27
• · DC综合里加了门控时钟，综合后仿真出错11-27
• · 关于FALSE PATH的问题请教下大家11-27
• · 关于GTX接收时数据高低位颠倒问题11-27
• · Verilog基本电路设计之四（去抖滤波）11-27
• · DC中关于read_lib和write_lib的问题11-27
• · 关于sdf反标后仿的问题11-27
• · FPGA与88E1111千兆以太网实现—ARP包11-27
• · License交流11-27
• · clocking wizard的动态相移问题11-27
• · 这个synopsys破解教程具体操作11-27
• · 工作模式 verilog语言 技巧11-27
• · Update 4 for Active-HDL™ 9.1 Released11-27