• · 用哪家的fpga产品12-25
• · FPGA XC2S50 综合时警告！12-25
• · 关于一个SDH片子中指针解释性电路设计的模块划分12-25
• · 谁给个异步FIFO的VERILOG范例学习下？ (无内容)12-25
• · 求助：基于FPGA的滤波器实现12-25
• · 写testbench的时候，12-25
• · 请教QUARTUS II 4。012-25
• · FPGA 的设计在什么时候需要加散热片？12-25
• · 拜托各位高手，我是跪求啊12-25
• · VHDL & Verilog HDL ？12-25
• · Is that possible to Decompile Modelsim compiled library to get the RTL(VHDL)？12-25
• · 如何进行倍频12-25
• · 库的使用12-25
• · 你说的sdram IPCORE是否可直接用呢？12-25
• · 看看这一段是什么意思？12-25
• · 面向对象的C++软件设计出国与就业指导班 (6/1 ~ 6/4)12-25
• · 急！如何用64M时钟产生一个稳定的9.6K的时钟！12-25
• · 帮忙解决一下12-25
• · 如果DC综合完成后出现下面的时序报告，你会怀疑跟那些constranits有关系？12-25
• · 关于时钟树生成问题，在SE5.3环境下12-25
• · 关于斑竹pci slave core中的问题12-25
• · ipcore是什么意思？12-25
• · about token12-25
• · 请问jackzhang，关于pci core12-25
• · modelsim求助12-25