• · GAL16V8D-15LP可以复制吗？12-25
• · 请问cpld温度的问题12-25
• · 太奇怪啦！不可能！12-25
• · 有关quartusii4.0 一问12-25
• · FPGA/ASIC设定约束条件的使用12-25
• · 看看我的文件开始，问题在哪里？12-25
• · verilog中对寄存器组赋值！12-25
• · 恳请各位英雄救命！12-25
• · 各位同行，有兴趣的一起加入12-25
• · 调试系统时发现一个奇怪的问题，请教各位，期望各位支支招12-25
• · pipeline？12-25
• · CPLD配置问题12-25
• · CPLD内部的宏单元、功能块之间的关系？12-25
• · 简单的记数器，但是不稳定，为何？求助12-25
• · 模块和仿真模块在仿真时的波形区别。12-25
• · 看看这句赋值为什么不可以？（verilog）12-25
• · 有没有人遇到过仿真波形和上硬件调试不一致的情况12-25
• · 关于VHDL程序包请教12-25
• · 在VHDL编程中如何不设置敏感信号而使输入信号的上升沿和下降沿都能进行事件处理？12-25
• · 如何用.RIF初始化ALTERA的RAM12-25
• · FPGA很不稳定？12-25
• · 布线时的问题。12-25
• · 急！向各位大虾求isp synario5.1的永久license.不胜感激！12-25
• · CPLD 的JTAG需要驱动程序吗？12-25
• · xilinx 95216如何下载程序？12-25