微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 看看我的文件开始,问题在哪里?

看看我的文件开始,问题在哪里?

时间:10-02 整理:3721RD 点击:
module watch ( select ,r_p ,clk ,reset ,time_out );
...
output [3:0] time_out[7:0];----35
reg [3:0] time_out[7:0];-----36
语法检查老是说我的time_out定义的不对。
# Error: VCP2000 watch.v : (35, 23): Syntax error. Unexpected token: [. Expected tokens: '.' , ')' , ',' , ';' .
# Error: VCP2563 watch.v : (36, 1): Invalid type for declaration of port time_out.
# Error: VCP2565 watch.v : (25, 1): Undefined direction of external port time_out.
# Error: VCP2567 watch.v : (25, 1): Undefined direction of internal port time_out.
后面的程序应该没有问题,就是这里不明白:(

[求助]看看我的文件开始,问题在哪里?
memory类型好像不能穿越module的边界。

[求助]看看我的文件开始,问题在哪里?
那是不是就是说我要把这8个寄存器分开?

[求助]看看我的文件开始,问题在哪里?
分开,对头
或者合并成一个32位信号

[求助]看看我的文件开始,问题在哪里?
呵呵,问题解决:)谢谢大家!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top